职位描述
l 阅读架构和设计文档，创建verification plan l 基于SystemVerilog/UVM/C++/SystemC等创建testbench l 编写testcase，coverage，assertion并debug l 维护verification flow 岗位需求： l 本科以上学位，EE或者CS专业的硕士学位优先 l 熟悉计算机体系结构，包括流水线、Cache、分支预测等等 l 了解一个或多个指令集架构，ARM/MIPS/RISCV等 l 熟悉SystemVerilog、了解常见的验证方法比如UVM l 熟悉C++编程 l 熟悉常见的仿真工具的使用，比如VCS等 l 熟悉一种或多种脚本语言的优先，比如Python或者Ruby 职能类别： IC验证工程师 微信分享
